OUTPUT BUFFER CIRCUIT

Patent number: JP2119427 (A) Publication date: 1990-05-07

Inventor(s): SHIGIYOU TOMONAGA: UNFUCHI TSUKASA + Applicant(s): NIPPON ELECTRIC IC MICROCOMPUT +

Classification:

- international: H03K17/687; H03K19/00; H03K19/003; H03K19/0185; H03K19/0948; H03K5/02;


(IPC1-7): H03K17/687; H03K19/0185; H03K19/0948; H03K5/02

- european: H03K19/003J4; H03K19/00P4; H03K19/0185B4

Application number: JP19880273704 19881028 Priority number(s): JP19880273704 19881028

Abstract of JP 2119427 (A)

PURPOSE:To suppress the production of malfunction by providing a power voltage control circuit limiting a power voltage applied to an output inverter circuit, CONSTITUTION:A gate voltage of an N-channel transistor(TR) 2 and a P-channel TR 3 is controlled by resistors 6-8 connected in series between a power supply and a ground and the TRs are component of a power voltage control circuit of an output inverter circuit. Since the output of TRs 4. 5 is not in full swing in a range of the power voltage. an output load capacitor 9 is not completely charged and discharged, a transient current is decreased, thereby decreasing the drive of an internal power supply due to a power impedance. Thus, an output buffer circuit hardly causing malfunction is obtained.



Data supplied from the espacenet database - Worldwide

® 日本国特許庁(JP)

00 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-119427

@Int. Cl. 5 H 03 K

識別記号 广内整理番号 @公開 平成2年(1990)5月7日

7. 7631-5 I 17/687 19/0948

8326-5 J 8326-5 J 19/00 19/094 101 8214-5 T 17/687

審査請求 未請求 請求項の数 1 (全3頁)

SQ発明の名称 出力パツフア回路

②特 顧,昭63-273704

司

②出 顧 昭63(1988)10月28日

@発明者 執 行 宇 根 内

東京都港区芝5丁目7番15号 日本電気アイシーマイコン システム株式会社内 東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

の出 顧 人 日本電気アイシーマイ

東京都港区芝5丁目7番15号

コンシステム株式会社 四代 理 人 弁理士 内 原 晋

細

1. 発明の名称

风発 明 者

出力パッファ回路

2. 特許請求の範囲

互いに犠牲の異なる 2 個のトランジスタを直列 に接続した出力インバーを回路を備する出力バー ファ回路において、前記出力インバータ回路に加 える電源電圧を制限する電源電圧制限回路を含む ことを特徴とする出力パッファ回路

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は出力バッファ回路、特にCMOS型論 理回路の出力バッファ回路に関する。

〔従来の技術〕

- 粒に論理ICにおいて論理出力を他のデバイ スに接続する為、そのインターフェイスと1.で出 力パッファ回路を使用している。このような従来 の出力パッファ回路の一例を第3回に示す。第4 図は第3回の動作を示す波形図である。第3回に おいて10はインパータ、11はアチャンネルト ランジスタ、12はNチャンネルトランジスタ、 13は出力負荷容量で、P,N両トランジスタ11. 12とを電源と接地間に直列に接続し、インバー タ10の出力をP、N両トランジスタ11,12 のゲートに接続し、P.N雨トランジスタ11. 12の接続点を出力とする構成となっている。 出. 13は各荷笠景である。

第3回の動作を第4回で用いて説明する。 飲4 図において入力信号 e はインバータ 1 0 で反転さ れ、その反転された出力がP、N両トランジスタ 11,12により再度反転され、入力信号 e と同 相で出力信号fとして出力される。の出力fが電 源電圧範囲をフルスインダ する為出力負荷容量13 を完全に充放電する。充放電する時に流れる電流 がまである。

[発明が解決しようとする課題]

上述した従来の出力バッファ同路は電源電圧銃

特開平2-119427(2)

圏をフルスインダする為出力負荷容量を完全に充 放電することになる。この充放電視洗は電源の 2 (インピーダンス) に作用し、内部電源ドリフト と引き起す。このドリフトによりデバイスは積々 の顕動作を生するという欠点がある。

本発明の目的は以上の欠点を解決し、誤動作の 生じにくい出力バッファ回路を提供することにあ ***

[課題を解決するための手段]

本発明の出力パッファ回路は、至いに異なる 2 個のトランジスタを直列に接続した出力インパー タ回路を備える出力パッファの際において、背配 出力インパータ回路に加える電源電圧を制限する 電源電圧制限回路を備えることにより構成される。 で生物制

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の出力パッファ 図路 の面路図、第2図はその動作と説明する波形図で ある。第1図において、1はインパータ、トラン ジスタ4、5 ほそれぞれPアナッスルトランジス タ、Nチャンネルトランジスタで出力インバータ 回路を構成している。また。 2 はパチャンネルト ランジタタ、3 はアチャンネルトランジスタで電 頭と接地間に直列に接続される底折6.7,8 よりそれぞれのゲート電圧を制御されて、前記出 カインバータ回路の電源電圧制限回路を密成して いる。高、8 は私力商業者を大力

第1図の動作を第2図を用いて説明する。

点。おいっからハイに変化すると、点しはハイからロウにに変化する。このときトランジスタ4 は再連状態、トランジスタらは非導通状態となる。 フトダウンし、この電圧が点点に出力される。こ のときトランジスタ4を通って点点に電流が流れる。また点点がハイからロウ圧変化すると点りは ロウからハイに変化する。このときトランジスタ 4は非導達、トランジスタ5は高速状態となる。 トランジスタ5が導通状態となると、接地と接続 された例の電影電圧が最上と、て接地を上の された例の電影電圧が最上と、で発地される。この電圧が成れるに出力される。

このとき点はに電流が流れる。

使ってトランジスタ4,5は電弧電圧範囲をフルスインダしないので出力負荷容易9を完全には 充鉱電したくなり、第2回4の過速電視が減少す ることで、電源インビーダンスによる内部電源ド リフトを小さくすることが出来る。

[発明の効果]


以上説明したように本発明は電飯電圧範囲をフルスイングをせないことにより顕動作を生じにく く出来る効果がある。また出力振信が小さくなる ことから、温春時間が小さくなり、出力パッファ 回路の伝達運駆時間も小さくなる。更に、出力振 幅はケート電圧制御抜訴さ、7、8 により、個々 の身所で射して発達値を選ぶことも可能となる。

4. 図面の簡単な説明

第1回は本発明の一実施例の出力パッファ回路 を示す回路回、第2回は第1回の動作を示す被形 四、第3回は従来例の回路回、第4回は第3回の動作を示す波形のである。 1,10……インパータ、2,5,12……N チャンネルトランジスタ、3,4,11……P チャンネルトランジスタ、6,7,8……抵抗、 9,13……出力負荷容量。

代理人 弁理士 内 原 晉

特開平2-119427(3)



第 4 図

- (19) Japan Patent Office (JP)
- (12) Patent Laid-Open Official Gazette (A)
- (11) Patent Application Laid-Open No.: Hei2-119427
- (43) Patent Application Laid-Open Date: May 7, Heisei 2 (1990)
- (51) Int. Cl.5 Identification Mark JPO file number

H 03 K 19/0185

5/02 Z 7631-5J

17/687

19/0948

8326-5J H 03 K 19/00 101 D 8326-5J 19/094 B

8214-5J 17/687 A

Request for Examination: not made

The Number of Claims: 1

- (3 pages in total)
- (54)Title of the Invention: OUTPUT BUFFER CIRCUIT
- (21) Application No.Sho63-273704
- (22) Application Date: October 28, Sho63 (1988)
- (72) Inventor: Tomonaga SHIKKO

c/o Nippon Electric IC Micom Systems Corporation

7-15, Shiba 5-chome, Minato-ku, Tokyo

(72) Inventor: Tsukasa UNEUCHI

c/o Nippon Electric IC Micom Systems Corporation

(71) Applicant:

Nippon Electric IC Micom Systems Corporation

7-15, Shiba 5-chome, Minato-ku, Tokyo

(74) Representative: Patent Attorney: Susumu UCHIHARA

SPECIFICATION

1. Title of the Invention

OUTPUT BUFFER CIRCUIT

2. Scope of Claims

An output buffer circuit comprising an output inverter circuit in which two transistors whose polarities are different from each other are connected in series,

wherein the output inverter circuit includes a power source voltage control circuit for controlling a power source voltage applied to the output inverter circuit.

3. Detailed Description of the Invention

[Industrial Application Field]

The present invention relates to an output buffer circuit, particularly an output buffer circuit of a CMOS-type logic circuit.

[Prior Art]

In general, in order to connect a logic output circuit to another device in a logical IC, an output buffer circuit has been used as an interface thereof. One example of such a conventional output buffer circuit is shown in FIG. 3. FIG. 4 is waveform diagrams illustrating operation of FIG. 3. In FIG. 3, according to the structure, 10 is an

inverter, 11 is a P-channel transistor, 12 is an N-channel transistor, 13 is an output load capacitor, both the P and N transistors 11 and 12 are connected between a power source and a ground in series, an output of the inverter 10 is connected to gates of the P and N transistors 11 and 12, and a connection point between both the P and N transistors 11 and 12 is an output. Note that 13 is a load capacitor.

The operation of FIG. 3 is described using FIG. 4. In FIG. 4, an input signal e is inverted with the inverter 10, and the inverted output is inverted again with both of the P and N transistors 11 and 12 to be output as an output signal f with the same phase as the input signal e. The output f fully swings in the scope of the power source voltage, so that the output load capacitor 13 is fully charged/discharged. A current which flows at the time of charging/discharging is g.

[Problem to be Solved by the Invention]

The above-described conventional output buffer circuit fully swings in the scope of the power source voltage, so that the output load capacitor is fully charged/discharged. This charge/discharge current acts on z (impedance) of the power source, causing internal power source drift. There is a drawback that this drift causes various malfunctions of the device.

An object of the present invention is to solve the above drawback and provide an output buffer circuit in which malfunction is unlikely to occur.

[Means to solve the Problem]

The output buffer circuit of the present invention is structured to provide a power source voltage control circuit for controlling a power source voltage applied to an output inverter circuit for the output buffer circuit provided with the output inverter circuit in which two transistors which are different from each other are connected in series.

[Embodiment]

Next, description is made on the present invention with reference to drawings.

FIG. 1 is a circuit diagram of an output buffer circuit which is one embodiment of the present invention, and FIG. 2 is waveform diagrams illustrating operation thereof. In FIG. 1, 1 is an inverter, and transistors 4 and 5 are a P-channel transistor and an N-channel transistor respectively to form an output inverter circuit. Further, 2 is an N-channel transistor and 3 is a P-channel transistor to form a power source voltage control circuit of the output inverter circuit, and respective gate voltages are controlled by resistors 6, 7, and 8 connected in series between a power source and a ground. Note that 9 denotes an output load capacitance.

The operation of FIG. 1 is described using FIG. 2.

As a point a changes from low to high, a point b changes from high to low. At this time, the transistor 4 is turned on, and the transistor 5 is turned off. With the transistor 4 turned on, the power source voltage is shifted down, and this voltage is output to a point c. At this time, current flows to a point d through the transistor 4. Then, as the point a changes from high to low, the point b changes from low to high. At this time, the transistor 4 is turned off, and the transistor 5 is turned on. With the transistor 5 turned on, the ground voltage is shifted up by the power source voltage control circuit on the side which is connected to the ground, and this voltage is output to the point c. At this time, current flows into the point d.

Therefore, the transistor 4, 5 does not fully swing in the scope of the power source voltage, so that the output load capacitor 9 is not fully charged/discharged and a transient current d in FIG. 2 is decreased, whereby internal power source drift by power

English Translation of Hei2-119427

source impedance can be decreased.

[Effect of the Invention]

As described above, the present invention has an effect that full swing in the

scope of the power source voltage is prevented to suppress generation of malfunction.

In addition, the output amplitude is decreased, so that transition time is decreased, and

transmission delay time of the output buffer circuit is also decreased. Further, as for

the output amplitude, an optimum value can be selected for each load by the gate

voltage control resistor 6, 7, 8.

4. Brief Description of the Drawings

FIG. 1 is a circuit diagram illustrating an output buffer circuit which is one

embodiment of the present invention, FIG. 2 is waveform diagrams illustrating

operation of FIG. 1, FIG. 3 is a circuit diagram of a conventional example, and FIG. 4 is

waveform diagrams illustrating operation of FIG 3.

1, 10 ·····inverter, 2, 5, 12 ·····N-channel transistor, 3, 4, 11 ·····P-channel transistor, 6,

7. 8....resistor, 9, 13....output load capacitor

Representative: Patent Attorney: Susumu UCHIHARA

5/5